1存储器和总线构架
1.1系统构架
l一个驱动单元
nCortex™-M0内核系统总线(S-bus)
l四个被动单元
n内部 SRAM
n内部 Flash 闪存存储器
nAHB 所连接的所有外设
nAHB 到 APB 的桥，它连接的所有 APB 设备
1.1.1系统总线
此总线连接Cortex™-M0 内核的系统总线(外设总线)到总线矩阵，总线矩阵协调内核与外部总线的访问。
1.1.2AHB/APB 桥(APB)
“AHB/APB桥”在 AHB 和 APB 总线间提供同步连接。AHB 和 APB 的操作速度均与系统时钟SYS_CLK 同步。
连接到每个桥的不同外设的地址映射请参考表1-1。在每一次复位过程当中，除 SRAM 以外的所有外设都被关闭。
注意：对AHB或APB总线上的寄存器进行8位或者16位操作时，由于数据字节以小端格式存放在存储器中，故有：
1.读操作：该操作会被自动转换成32位的读，对应的数据将按照小端格式被存储在中间变量；
2.写操作：总线和桥会自动将8位或者16位的写入数据扩展，并将缺失的高位补0，以配合
32位的向量。
1.2存储器组织
程序存储器、数据存储器、寄存器和输入输出端口被组织在同一个4GB的线性地址空间内。
数据字节以小端格式存放在存储器中。一个字里的低地址字节被认为是该字的低有效字节，而高地址字节是高有效字节。
1.3嵌入式SRAM
PT32x00x内置大 2K 字节的 SRAM。它可以以字节、半字(16 位)或全字(32 位)访问。SRAM 的起始地址是 0x2000 0000。
1.4嵌入式Flash闪存
PT32x00x内置的闪存存储器可以用于在线编程(ICP)，在线编程(In-CircuitProgramming–ICP)方式用于更新闪存存储器的全部内容，它通过SWD 协议或系统加载程序(Bootloader)下载
用户应用程序到微控制器中。ICP 是一种快速有效的编程方法，消除了封装和管座的困扰。
高性能的闪存模块有以下的主要特性：
大32K 字节的闪存存储器结构，下面罗列存储器的组成部分：
l主程序区
lBootloader区
l用户配置区
通过片内闪存控制器IFMC可以便捷的控制Flash闪存，有关IFMC的详细信息，请参考”16片内闪存控制器(IFMC)”。
注意：PT32x00x不支持中断向量表重映射，故不支持IAP应用。
1.5启动配置
PT32x00x支持两种启动模式：
l从主程序区启动
l从 Bootloader 区启动
这两种启动模式都基于Flash片内闪存，通过特定的程序配置以实现不同的启动模式，而无需外部硬件的介入。
注意：默认从主程序区启动，关于从Bootloader区启动的详细信息，请参考”16.3.6系统启动配置”